План.
1. Перетворювачі кодів.
2. Шифратори.
3. Дешифратори.

1. В цифровій техніці застосовуються різноманітні методи кодування інформації. Цю задачу на апаратному рівні вирішують комбінаційні пристрої – перетворювачі кодів..
Перетворювачем коду називається комбінаційний пристрій, призначений для зміни виду кодування інформації.
Як і будь-який комбінаційний пристрій перетворювач коду характеризується таблицею істинності, яка ставить у відповідність кодам, що подаються на вхід, коди, що знімаються з виходу комбінаційного пристрою. Слід зазначити, що в цій таблиці в загальному випадку число розрядів вхідного і вихідного кодів може не співпадати. Головне – вона повинна давати однозначну відповідність різних кодів. Дана таблиця є основою для синтезу логічної структури конкретного перетворювача коду. Умовне графічне позначення перетворювача коду на схемах наведено на рисунку 12.1

Рисунок 12.1. – Умовне графічне позначення перетворювача коду.

В якості прикладу перетворювача кодів, що випускається у вигляді ІС, можна навести схеми, що забезпечують перетворення інформації з двійкового в двійково-десятковий код. Частим випадком перетворювача кодів є шифратори та дешифратори.
2. Шифратором, або кодером, називають комбінаційний логічний пристрій для перетворення чисел з десяткової СЧ в двійкову. Входам шифратора послідовно надаються значення десяткових чисел, тому подача активного логічного сигналу на один з входів сприймається шифратором як подача відповідного десяткового числа. Цей сигнал на вході шифратора перетворюється в двійковий код. Згідно цього, якщо шифратор має n виходів, число його входів повинно бути не більше ніж 2n. Шифратор що має 2n входів та n виходів називається повним. Якщо число входів шифратора менше ніж 2n, він називається неповним.
Розглянемо роботу шифратора на прикладі перетворювача десяткових чисел від 0 до 9 в двійково-десятковий код. Таблиця істинності, відповідна такому випадку має вигляд:
х9 х8 х7 х6 х5 х4 х3 х2 х1 х0 Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 0 0 0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 0 1 0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 0 0 0 0 1 1 0
0 0 1 0 0 0 0 0 0 0 0 1 1 1
0 1 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 0 1 0 0 1

Так як число входів даного пристрою менше 2n=16, то маємо неповний шифратор. Використовуючи таблицю для Q3, Q2, Q1, Q0 можна записати наступні вирази:
Q3 = x8+x9,
Q2 = x4+x5+x6+x7,
Q1 = x2+x3+x6+x7,
Q0 = x1+x3+x5+x7+x9.
Отримана система ФАЛ характеризує роботу шифратора, зображену на рисунку.

Рисунок 12.2. – Логічна схема шифратора десяткових чисел.
Основне застосування шифратора в цифрових схемах – це введення первинної інформації з клавіатури. При натисненні будь-якої клавіші на відповідний вхід шифратора подається сигнал логічної 1, який і перетворюється на виході в двійково-десятковий код.
3. Дешифратором, або декодером називають комбінаційний логічний пристрій для перетворення чисел з двійкової системи числення в десяткову. Згідно визначення дешифратор відноситься до класу перетворювачів кодів. Тут також кожному вхідному двійковому числу відповідає сигнал, що формується на відповідному виході пристрою. Таким чином дешифратор виконує операцію, зворотну шифратору. Якщо кількість адресних входів дешифратора n пов’язана з числом виходів m співвідношенням m=2n, то дешифратор називається повним. В іншому випадку тобто, коли m<2n, дешифратор називається неповним.
Поведінка дешифратора описується таблицею істинності, аналогічною до таблиці істинності шифратора, лише в ній вхідні і вихідні сигнали міняються місцями. У відповідності з даною таблицею, оскільки вихідний сигнал дорівнює одиниці лише на одному єдиному наборі вхідних змінних, алгоритм роботи дешифратора описується системою рівнянь виду

X0 = Q3Q2Q1Q0,
X1 = Q3Q2Q1Q0,
X2 = Q3Q2Q1Q0.
………………….
Де Qi – значення логічної змінної на i-му вході пристрою.
Дешифратор, що реалізує таку ФАЛ є найбільш швидкодіючим і в той же час найскладнішим. Такий дешифратор називається одноступеневим або паралельним. Його структурна схема зображена на рисунку.

Рисунок 12.3. – Структурна схема паралельного дешифратора.

Приймаючи, що для реалізації обробки одного вхідного сигналу потрібна деяка умовна одиниця апаратних засобів, число одиниць таких засобів для n-розрядного дешифратора визначається виразом Ni = n2n.
Умовне графічне позначення дешифратора на схемі має вигляд:

Рисунок 12.4. – Умовне графічне позначення дешифратора.